Переключив осциллограф на базу транзистора VT3, добиваются максимальной амплитуды наблюдаемых отрицательных импульсов вращением сердечника катушки L6. Если наблюдаемые импульсы имеют положительную полярность, это означает, что контур дискриминатора сильно расстроен по отношению к требуемой частоте. Вращением сердечника необходимо добиться именно отрицательной полярности у выходных импульсов.
Если гетеродин не возбуждается, это свидетельствует о том, что предусмотрена работа кварцевого резонатора на третьей механической гармоники. В этом случае схема подключения кварца должна быть такая же, как на рис. 5.60.
При напряжении питания приемника больше 5 В необходимо на выходе включить резистор величиной 10–15 кОм, чтобы не вывести из строя входные цепи дешифратора.
5.5.6. Приемник на микросхеме
Принципиальная схема
Принципиальная схема приемника приведена на рис. 5.63.
Рис. 5.63.
Применена далеко не новая, но хорошо себя зарекомендовавшая микросхема МС3361. Ее паспортная чувствительность 2,6 мкВ, однако чувствительность приемника может быть легко улучшена до 0,5 мкВ. Для этого достаточно включить на входе апериодический УРЧ на полевом транзисторе КПЗОЗЕ (рис. 5.64). На печатной плате приемника, приводимой ниже, места для этих элементов предусмотрены.
Рис. 5.64.
Микросхема представляет собой супергетеродинный приемник с однократным преобразованием частоты. Частота гетеродина стабилизирована кварцем ZQ1. Катушка L2 предназначена для обеспечения точного совпадения промежуточной частоты с центральной частотой пьезоэлектрического фильтра ZQ2, входящего в состав УПЧ.
В качестве опорного элемента частотного дискриминатора, входящего в состав микросхемы, использован резонатор ZQ3 на частоту 465кГц. При отсутствии такого резонатора между выводом
Через разделительный конденсатор С7 принятые импульсы поступают на вход операционного усилителя (вывод 10), имеющегося в составе микросхемы. Его коэффициент усиления определяется резистором R3. С выхода ОУ (вывод
Потенциометр R4 обеспечивает установку порогового напряжения на входе ОУ, препятствующего прохождению шумов на его выход. Если приемник будет использоваться автономно, селектор импульсов и последующий дешифратор — а это часть схемы, начинающаяся с элемента DD1.2— из схемы изымаются, и к выводу
Рис. 5.65.
Если подразумевается использование в составе аппаратуры пропорционального управления, то целесообразно собирать всю схему вместе с дешифратором, потому что дешифратор разрабатывался именно под этот вариант приемника.
Селектор импульсов собран на микросхеме DD1 и обеспечивает преобразование выходных импульсов приемника искаженной формы в прямоугольные, с крутыми фронтами и постоянной амплитудой. Это необходимо для нормальной работы распределителя импульсов на микросхеме DD2. Кроме того, селектор выделяет из принятого сигнала синхропаузу.
Принцип действия
Логическая часть схемы приемника работает следующим образом. Положительные импульсы с вывод
Рис. 5.66.
Помимо этого, нормализованные импульсы инвертируются элементом DD1.1 и запускают схему выделения синхропаузы, состоящую из элементов VD1, R6, С13, DD1.4. Отрицательными импульсами с вывода