BIOS. Экспресс-курс

•  Byte Merge Support

Опция позволяет использовать специальный буфер отложенной записи при обмене данными между центральным процессором и шиной PCI.

Может принимать значения:

– Enabled — функция включена;

– Disabled — функция отключена.

Некоторые версии BIOS предлагают другие названия опции – Byte Merge, PCI Write-bite-Merge, CPU-to-PCI Byte Merge.

•  CPU Dynamic Fast Cycle

Опция позволяет использовать "укороченный" путь выдачи сигнала чтения данных с ISA-шины, что значительно повышает ее производительность.

Может принимать значения:

– Enabled — функция включена;

– Disabled — функция отключена.

•  CPU-to-PCI 6 DW FIFO

Опция служит для включения специального буфера, позволяющего устройствам обращаться к PCI-шине и считывать до 6-ти двойных слов одновременно. Работа с буфером устроена по принципу "первым пришел – первым ушел".

Может принимать значения:

– Enabled — функция включена. Буферизация передачи данных значительно повышает быстродействие системы;

– Disabled — функция отключена. Устанавливается по умолчанию.

•  CPU-to-PCI Bridge Retry

Опция позволяет реализовать режим, при котором чипсет способен повторно инициализировать процесс записи данных в шину PCI в случае, когда данные "залежались" в буфере отложенной записи.

Может принимать значения:

– Enabled — функция включена;

– Disabled — функция отключена.

•  CPU-to-PCI Burst Memory Write

Опция позволяет включить пакетный режим передачи последовательных данных между центральным процессором и шиной PCI. Установленные в системе PCI-платы должны поддерживать данный режим, в противном случае возможны проблемы в их работе.

Может принимать значения:

– Enabled — функция включена;

– Disabled — функция отключена.

Некоторые версии BIOS предлагают другие названия опции – CPU-to-PCI Write Bursting, PCI Burst Write Combine, PCI Write Burst, PCI Burst Write Combining, CPU Burst Write.

•  CPU-to-PCI IDE Posting

Опция позволяет оптимизировать циклы записи из центрального процессора в интерфейс PCI/IDE путем предварительной буферизации.

Может принимать значения:

– Enabled — функция включена;

– Disabled — функция отключена.

•  CPU-to-PCI Read Buffer

Опция включает специальный буфер, позволяющий устройствам обращаться к шине PCI и считывать до 4-х двойных слов, не прерывая при этом работу центрального процессора. Процессор может работать в это время над другой задачей, что повышает общую производительность компьютера.

Может принимать значения:

– Enabled — функция включена. Устанавливается по умолчанию и рекомендуется в большинстве случаев;

– Disabled — функция отключена. Буфер не используется, и циклы чтения процессора не будут заканчиваться до тех пор, пока шина PCI не подаст сигнал о готовности получить данные.

•  CPU-to-PCI Write Buffer

Опция аналогична по назначению CPU-to-PCI Read Buffer, т. е. процессор может записывать по 4 слова за один такт в буфер записи шины PCI до завершения цикла PCI-шины.

Может принимать значения:

– Enabled — функция включена. Устанавливается по умолчанию и рекомендуется в большинстве случаев;

– Disabled — функция отключена. Процессор в этом случае находится в ожидании после каждого цикла записи до тех пор, пока PCI-шина не сообщит процессору о своей готовности к приему данных.

В некоторых версиях BIOS встречается интегрированная опция CPU-to-PCI Buffer со значениями Enabled (буфер включен) и Disabled (буфер отключен).

•  CPU-to-PCI Write Latency

Опция определяет время задержки перед операцией записи данных из процессора в шину (в тактах системной шины). Установка меньшего значения позволяет увеличить производительность, однако при этом возможна нестабильная работа системы. В этом случае необходимо вернуться к большему значению.

Может принимать значения:

– 1Т – включена задержка в один такт системной шины;

– 2Т — задержка в два такта системной шины;

– 3T – задержка в три такта системной шины.

Может встретиться название Latency For CPU-to-PCI Write.

•  Delayed Transaction

Присутствие этого параметра в BIOS означает, что на материнской плате есть встроенный 32-битный буфер с задержанной записью для поддержки удлиненного цикла обмена на шине PCI.

Может принимать значения:

– Enabled — доступ к шине PCI разрешен во время доступа к 8-разрядным устройствам на шине ISA. Это существенно увеличивает производительность системы, т. к. цикл такого обращения на шине ISA обычно занимает 50–60 тактов шины PCI. Одновременно с включением буфера разрешается поддержка спецификации PCI версии 2.1;