Искусство схемотехники. Том 3 (Изд.4-е)

ЭЛД и микропереключатели. Это простейшие из портов. При выводе матрица ЭЛД управляется 8-разрядным регистром из D-триггеров, для которого тактовым является сигнал декодирования адреса LEDSW', объединенный с WR'. Обратите внимание на то, что стробирование выполняется срезом сигнала; это уменьшает проблемы синхронизации, связанные со временем упреждения. Мы использовали восьмиразрядный регистр `273 с бистабильными выходами (вместо более распространенной тристабильной микросхемы `574) ради входа RESET', который мы устанавливаем на время сброса процессора или начальной загрузки; в результате при запуске световая индикация отключается. Логические микросхемы семейства НСТ имеют хорошие характеристики по скорости насыщения и выходному току (8 мА при выходном напряжении 4,5 В), что дает возможность использовать заземленную матрицу ЭЛД (с микросхемами семейства LS начальный уровень ЭЛД должен быть +5 В); это очень удобно, так как диоды индицируют единицы, а не нули. Выбранная нами матрица ЭЛД имеет встроенные резисторы, органичивающие ток до 6 мА. Заметьте, что один из битов порта ЭЛД управляет твердотельным реле переменного тока. Эти реле легко запускаются логическими уровнями (гарантированное напряжение срабатывания 3 В, сопротивление нагрузки 1,5 кОм), и, кроме того, они переключаются при нулевом напряжении (см. разд. 9.08 и 9.10). Заметьте также, что строб-сигнал WRITE порта ЭЛД выполняет дополнительную функцию, сбрасывая триггер BOOT при своей первой установке; после сброса триггера порт ЭЛД можно использовать по своему усмотрению.

Организация порта микропереключателей также не сложна. На выходе использован трехстабильный 8-разрядный инвертирующий буфер `240, управляемый уровнями от микропереключателей с принудительной установкой верхнего уровня. Разрешающим сигналом буфера служит тот же сигнал декодирования адреса LEDSW', на этот раз объединенный с RD'. Другими словами, если вы записываете по адресу $86000, данные индицируются на ЭЛД; если вы читаете, то считывается байт, характеризующий установку микропереключателей. Поскольку мы использовали инвертирующий буфер, замкнутый переключатель считывается как 1, а не 0.

АЦП и ЦАПы. Эти порты устроены так же просто. Обе микросхемы конвертеров являются «комплексными», со встроенными таймерами и опорными источниками. АЦП AD670 удовлетворяет протоколу сигналов R/W' и DS', поскольку снабжен входами направления и разрешения кристалла. Запись (разрешение микросхемы осуществляется низким уровнем R/W') начинает преобразование, в то время как чтение позволяет получить результирующий байт. В цикле записи АЦП фиксирует два бита данных: BPO/UPO' управляет диапазоном входных сигналов (высокий уровень — биполярный сигнал, низкий — однополярный), a FMT определяет формат цифрового выхода (высокий — дополнение до двух, низкий — беззнаковое двоичное представление). Выходной сигнал DONE говорит об окончании преобразования; мы отказались от использования этого сигнала, потому что, как нам кажется, проще выполнить несколько команд NOP в течение времени преобразования (длительность которого не превышает 10 мкс), чем организовывать опрос флага.

Микросхема AD670, как большинство периферийных микросхем, не отличается быстротой реакции в своей интерфейсной части. Ей требуется строб СЕ' по меньшей мере длительностью 300 нc в цикле записи, в цикле же чтения время доступа с момента установки СЕ' составляет 250 нc. Обратившись к рис. 11.4, вы увидите, что эти величины не удовлетворяют требованиям временной синхронизации МП 68008 в случае нормального (без состояний ожидания) цикла магистрали. Однако при двух состояниях ожидания (которые наша схема генерирует для всех адресов от $80000 и выше) все согласуется: сигнал DS' в цикле записи получает длительность 390 нc, а в цикле чтения он должен поддерживаться в установленном состоянии в течение 487 нc.

ЦАП AD558 также является комплексным конвертером; ему требуется единственное напряжение питания +5В, а на выходе образуется сигнал напряжения. В микросхему можно только записывать, поэтому мы использовали строб WR' для разрешения микросхемы, а сигнал декодирования адреса — для выбора микросхемы. Здесь также временные соотношения не будут удовлетворяться при отсутствии состояния ожидания: AD558 требует наличия данных за 200 нc до среза сигнала СЕ', а минимальная длительность СЕ' составляет 150 нc. Без состояний ожидания вы получите только 180 нc и 140 нc, соответственно; два состояния ожидания увеличат эти интервалы до удовлетворительных значений 430 нc и 390 нc.