КВ-приемник мирового уровня? Это очень просто!

«С»: Они потребляют ток около 150–200 мА на корпус! Например, К500ИЕ137 (делитель на 10), имея максимальную частоту счета 125 МГц, потребляет ток равный 165 мА! И при этом полярность напряжения питания — отрицательная! В то время, как у КМОП — положительная! Следовательно, применение серии 500 нежелательно крайне!

«А»: Имеются новые ТТЛШ серии КР1531, которые вполне способны работать на частотах до 100 МГц. При этом их ток потребления не превышает 45 мА на счетчик!

«С»: Да, именно на этой серии мы и остановились бы… если бы не существовало ЗНАЧИТЕЛЬНО лучшего решения!

«А»: Но я не знаю более подходящей серии!..

«С»: Это серия 193, сравнительно недавно рассекреченная. И в ней имеется микросхема, которая проходит в нашем случае «по всем статьям»! Можно сказать, оптимальная микросхема!

«А»: Как она называется?

«С»: Это K193HE3. Представляет из себя счетчик, коэффициент деления частоты которого (в зависимости от коммутации управляющих входов) может быть выбран равным 10 или 11. Потребление тока не более 20 мА! Частота входных сигналов от 30 до 200 МГц! И при этом на ее счетный вход можно подавать синусоидальный сигнал!

«А»: Потрясающе!..

«С»: Особенно то, что эта схема начинает работать не с нулевой частоты, а с 30 МГц. Тем самым отсекается низкочастотная помеха. Кстати, можем сразу же занести параметры и цоколевку микросхемы K193ME3 в наш справочник.

«Н»: Значит, вопрос с первым делением входной частоты на 10 считаем решенным?

«А»: Ну конечно! Теперь наш сигнал (переведенный в форму прямоугольных импульсов) имеет частоту уже не 85 МГц, а «всего» 8,5 МГц! С такой частотой справятся и ТТЛ, и ТТЛШ — спокойно!

«С»: В качестве второго делителя, действительно можно применить многие типы микросхем. Лично я предпочел бы для этого старую «дубовую» (это на сленге электронщиков — синоним надежности) серию ТТЛ. А именно — К133ИЕ2.

«Н»: Но поскольку, как я понял, подавляющее число микросхем в нашем ЦОУ будет именно КМОП, то почему бы не побеседовать об этом более обстоятельно?

«С»: Предложение принято!.. Итак, прежде всего, запомним, — что аббревиатура КМОП расшифровывается как: комплементарная металл — окисел — полупроводниковая логика. Слово «комплементарный» переводится как «взаимно дополняющий». Так именуют пару транзисторов, сходных по абсолютным значениям параметров, но имеющих различные типы проводимостей. В биполярной технике — это транзисторы р-n-р и n-р-n. А в полевой — транзисторы с р- и n-каналом.

«А»: Следует ли из этого тот вывод, что в последнем случае речь идет об ИНДУЦИРОВАННЫХ каналах?

«С»: Безусловно да! И мы ранее неплохо коснулись этого вопроса. Но теперь я предлагаю рассмотреть работу комплементарного инвертора.

«А»: Я понял в чем дело! На рис. 17.2, а переключатель S1 подает весь «+» источника напряжения на затворы комплементарной пары. Это напряжение превышает пороговое для n-канального MOS. И он, что совершенно естественно, переходит в состояние насыщения. В то же самое время, этот самый «+» на такую же величину напряжения как бы «отдаляет» пороговое напряжение для р-канального прибора.

Поэтому p-канальный MOS — надежно заперт. И его сопротивление сток-исток чрезвычайно велико. А n-канальный полностью открыт. В результате на выходе потенциал равен НУЛЮ!

«Н»: А если на рис. 17.2, б S2 перевести в противоположное положение, то р-канальный и n-канальный транзисторы, я полагаю, просто поменяются ролями!

«С»: Совершенно верно! А теперь обратим внимание на тот факт, что ситуация на выходе рассмотренного инвертора всегда повторяет ситуацию на его же входе с «точностью до наоборот»!

«Н»: Поэтому инвертор и называется инвертором?

«С»: Ну конечно! Итак, запомним, что в основе ВСЕХ цифровых микросхем КМОП находятся три «логических кирпичика»: И, ИЛИ и коммутационный ключ КК. Ну, а если совсем строго, то И-НЕ; ИЛИ-НЕ и КК!

«Н»: Ну что такое НЕ — я понял. Это ведь ничто иное, как инвертирование сигнала! Так?..

«А»: Точно так! Во всех схемах логики (или цифровых схемах малого уровня интеграции) приняты следующие обозначения. Прямоугольник с выводами, изображенный на рис. 17.3, а, читается как 2И-НЕ, а изображенный на рис. 17.3, б, как 2ИЛИ-НЕ. Означает это тот факт, что уровень логического «0» на выходе (рис. 17.3, а) будет в том случае, если на ОБОИХ входах будет присутствовать уровень логической «1». Что касается элемента, изображенного на рис. 17.3, б то уровень логической «1» будет присутствовать на его выходе в случае, если ИЛИ на первом, ИЛИ на втором входах будет иметь место уровень логического «0». Понятно?

«Н»: Почти… Я не совсем взял в толк, что означает уровень логической «1» и уровень логического «0»?

«С»: Вообще принято, что уровень логической «1» соответствует «высокому» потенциалу, а уровень логического «0», соответственно, «низкому».

«Н»: А какие реально величины уровней характерны для КМОП?