Лекции по схемотехнике

Для открывания транзистора VT2 и перехода триггера в исходное устойчивое состояние необходимо уменьшить U_вх, чтобы транзистор VT1 перешёл из режима насыщения в активный режим работы. Только при этом условии напряжение на базе транзистора VT2 увеличится до U_БЭнас.

   (5.2)

Из соотношений (5.1) и (5.2) следует, что для обеспечения принятого условия U_СРБ>U_ОТП, необходимо, чтобы R_К1>R_К2.

Конденсатор C1 на устойчивые состояния триггера влияния не оказывает. Он выполняет функцию форсирующего конденсатора во время во время включения и выключения транзистора VT2 и тем самым способствует сокращению времени переключения триггера из одного устойчивого состояния в другое.

Несимметричный триггер может быть реализован на логических элементах. Для этого достаточно включить последовательно чётное число элементов НЕ и выход этой цепочки соединить со входом цепью обратной связи, образуемой резисторами R1 и R2 (Рисунок 53,а).

В отсутствие входного сигнала (U_вх=0) напряжение на выходе (U_вых=0). Если пренебречь входным током ЛЭ, то при U_вх>0 напряжение на входе D1 U_ВХ=U_ВХ–R₁I, где I=(U_ВХ1–U_ВЫХ)/R₂.

Таким образом, 

U_ВХ1 = U_ВХ + (U_ВЫХ – U_ВХ1)R₁/R₂  (5.3)

Рисунок 53 Триггер Шмита на логических элементах

С ростом U_вх повышается напряжение U_вх1,  но пока U_вх1<U_пор логические элементы остаются в исходном состоянии и на выходе сохраняется сигнал U⁰. Когда U_вх1=U_пор, происходит переключение логических элементов и на выходе возникает сигнал U_ВЫХ=U¹. В результате схема переходит в другое устойчивое состояние. Напряжение срабатывания можно определить из приведённого выше выражения (5.3), если принять U_вх1=U_пор, U_ВЫХ=U¹, U_вх=U_срб:

U_СРБ = U_ПОР + (U_ПОР  – U⁰)R₁/R₂  (5.4)

Естественно, что при U_вх1>U_срб на выходе схемы сохраняется состояние лог. «1».

При уменьшении U_вх триггер переходит в исходное состояние, когда U_вх=U_отп. Значение U_отп определяется из соотношения (5.3), если положить U_вх1=U_пор, U_вых=U¹, U_вх=U_отп. 

U_ОТП= U_ПОР + (U¹ – U_ПОР)R₁/R₂ (5.5)

Из соотношений (5.4) и (5.5) следует, что U_срб>U_отп и, таким образом, амплитудная передаточная характеристика несимметричного триггера на ЛЭ имеет петлю гистерезиса. Вычитая (5.5) из (5.4), получаем

U_СРБ  – U_ОТП = (U¹ – U⁰)R₁/R₂

Откуда видно, ширина петли гистерезиса пропорциональна логическому перепаду ∆U_Л.

Несимметричные триггеры применяют в качестве формирователей импульсов прямоугольной формы при воздействии на вход, например, синусоидального напряжения (Рисунок 53,б).

Поскольку выходное напряжение резко возрастает при U_ВХ=U_СРБ, то такие триггеры используют и в качестве компаратора напряжения — устройства, которое позволяет зафиксировать момент достижения сигналом некоторого заданного уровня.

5.2 Регистры

Регистры — это функциональные узлы на основе триггеров, предназначенные для приёма, кратковременного хранения (на один или несколько циклов работы данного устройства), передачи и преобразования многоразрядной цифровой информации.

В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно — последовательные регистры.

5.2.1 Параллельные регистры (регистры памяти)

Запись кода в параллельные регистры осуществляется параллельным кодом, то есть во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации. В связи с этим параллельные регистры называют регистрами памяти.

Параллельный N-разрядный состоит из N триггеров, объединённых общими цепями управления. 

В качестве примера на рисунке 54,а приведена схема 4-разрядного параллельного регистра, построенного на RS-триггерах D5…D8. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 — цепь управления чтением.

Рисунок 54 Функциональная схема а) и УГО б) параллельного регистра.

Перед записью информации все триггеры регистра устанавливают в состояние «0» путём подачи импульса «1» на их R-входы.

Записываемая информация подаётся на входы DI₁…DI₄. Для записи информации подаётся импульс «Зп», открывающий входные элементы «И». Код входного числа записывается в регистр. По окончании импульса «Зп» элементы D1…D4 закрываются, а информация, записанная в регистр, сохраняется несмотря на то, что входная информация может изменяться.

Для считывания информации подают сигнал «1» на вход «Чт». По этому сигналу на выходные шины регистра на время действия сигнала передаётся код числа, записанный в регистр. По окончанию операции чтения выходные ключи закрываются, а информация, записанная в регистр, сохраняется. То есть возможно многократное считывание информации. Условное графическое обозначение параллельного регистра приведено на рисунке 54,б.

5.2.2 Регистры сдвига