OrCAD PSpice. Анализ электрических цепей

Рис. 11.1. Схема для снятия характеристик полевых транзисторов JFET

Вложенный цикл команды .DC позволяет получить пять характеристик при целочисленных значениях V_GS от 0 до -4 В. 

Однако после выполнения анализа вы обнаружите только четыре характеристики (рис. 11.2). Так как верхний график соответствует VGS=0 В, остальные соответствуют значения V_GS в -1, -2 и -3 В, а характеристика для V_GS=-4 В отсутствует, так как при этом V_GS лежит ниже значения отсечки. Очевидно, отсечка происходит при значении -3 В. Зная диапазон рабочих значений V_GS и соответствующий ему диапазон токов ID, мы можем теперь разработать схему смещения для этого транзистора.

Рис. 11.2. Выходные характеристики транзисторов JFET

Входные характеристики усилителя на полевых транзисторах

При получении входных характеристик величина V_GS используется во внешнем цикле команды .DC в качестве основной переменной, откладываемой по оси X. Значения V_DD изменяются от от 2 до 10 В с шагом в 4 В, создавая три характеристики. Нижняя характеристика соответствует V_DD=2 В. Для последующего использования полезно маркировать характеристики. Входной файл для анализа

Input Characteristics for JFET

VGS 1 0 0V

VDD 2 1 10V

JFET 2 10 J2N3819

.DC VGS -3 0 0.05V VDD 2 V 10V 4V

.PROBE

.LIB EVAL.LIB

.END

Характеристики с соответствующими метками показаны на рис. 11.3.

Рис. 11.3. Входные характеристики транзисторов JFET

Библиотека рабочей версии содержит только n-канальные JFET. Если вам необходим p-канальный JFET, то вы может вставить команду .MODEL во входной файл или изменить библиотеку EVAL.LIB, чтобы включить одно или большее количество таких устройств. Ввод модели для J2N3819 осуществляется следующим образом:

.model J2N3819 NJF (Beta=1.304m Betatce=-.5 Rd=1 Rs=1 Lambda=2.25m

+Vto=-3

+Vtotc=-2.5m Is=33.57f Isr=322.4f N=1 Nr=2 Xti = 3 Alpha = 311.7

+Vk=243.6 Cgd=1.6p M=.3622 pb=1 Fc=.5 Cgs=2.414p Kf=9.882E-18

+Af=1)

National pid=50 case=T092

88-08-01 rmn BVmin=25

Обратите внимание, что для порогового напряжения задано значение V_t0=-3 В. Когда используется р-канальный JFET, модель должна быть PJF (а не NJF) и должно использоваться положительное значение V_t0.

Токи смещения полевых транзисторов

Схема с автоматическим смещением приведена на рис. 11.4. Во встроенной модели для n-канального JFET значения, заданные по умолчанию для ряда параметров, изменены. Новые значения показаны в следующем входном файле: 

n-Channel JFET Bias Circuit

VDD 4 0 18V

RG 1 0 0.5MEG

RS 2 0 770

RD 4 3 8.8k

JFET 3 1 2 JM

.MODEL JM NJF(RD=10 RS=10 VTO=-3 BETA=0.2m)

.DC VDD 18V 18V 18V

.OP

.OPT nopage

.PRINT DC I(RD) I(RS) I(RG) .END 

Рис. 11.4. Схема с автоматическим смещением транзистора JFET

Выходной файл приведен на рис. 11.5. Чтобы посмотреть, совпадают ли результаты стандартного схемотехнического расчета и анализа на PSpice, необходимо найти значение I_DSS. Выполните анализ, подобный показанному на рис. 11.2, и убедитесь, что для этого JFET I_DSS=1,78 мА. Сравните ваши результаты с рис. 11.6. Воспользовавшись этим значением, найдем

**** 07/29/99 11:29:21 *********** Evaluation PSpice (Nov 1998) **************

n-Channel JFET Bias Circuit

VDD 4 0 18V

RG 1 0 0.5MEG

RS 2 0 770

RD 4 3 8.8k

JFET 3 1 2 JM

.MODEL JM NJF(RD=10 RS=10 VTO=-3 BETA=0.2m)

.DC VDD 18V 18V 18V

.OP

.opt nopage

.PRINT DC I(RD) I(RS) I(RG)

.END

**** Junction FET MODEL PARAMETERS

     JM

     NJF

VTO -3

BETA 200.000000E-06

RD   10

RS   10

**** DC TRANSFER CURVES TEMPERATURE = 27.000 DEG С

VDD       I(RD)     I(RS)     I(RG)

1.800E+01 9.915E-04 9.915E-04 1.006E-11

**** SMALL SIGNAL BIAS SOLUTION TEMPERATURE = 27.000 DEG С