OrCAD PSpice. Анализ электрических цепей

.lib nom.lib

*Analysis directives:

.DC LIN V_VCC 0 10V 0.05V

+ LIN I_IB 5uA 25uA 5uA

.PROBE

*Netlist File:

.INC "bjtchar-SCHEMATIC1.net"

*Alias File:

**** INCLUDING bjtchar-SCHEMATIC1.net ****

* source BJTCHAR

V_VCC 4 0 10V

R_RC  4 3 0.01

R_RB  12 0.01

I_IB  0 1 DC 25uA

Q_Q1  3 2 0 Q2N3904

**** RESUMING bjtchar-SCHEMATIC1-Bjt1.sim.cir ****

.INC "bjtchar-SCHEMATIC1.als"

**** INCLUDING bjtchar-SCHEMATIC1.als ****

.ALIASES

V_VCC VCC(+=4 -=0 )

R_RC  RC(1=4 2=3 )

R_RB  RB(1=1 2=2 )

I_IB  IB(+=0 -=1 )

Q_Q1  Q1(c=3 b=2 e=0 )

_     _(1=1)

_     _(2=2)

_     _(3=3)

_     _(4=4)

.ENDALIASES

**** BJT MODEL PARAMETERS

Q2N3904 NPN

IS 6.734000E-15 BF 416.4

Рис. 15.5. Выходной файл для биполярного транзистора 

Такой порядок был определен, когда мы дважды повернули RC из первоначальной позиции. Транзистор введен строкой

Q_Q1 3 2 0 Q2N3904

Полюса 3, 2, 0 соответствуют коллектору, базе и эмиттеру.

Входные характеристики Q2N3904

Используем схему, показанную на рис. 10.3, чтобы получить входные характеристики транзистора Q2N3904. После создания нового проекта bjtichar разместим компоненты обычным способом. Резистор R_S необходимо трижды повернуть, резистор R_L вращать не нужно. Пронумеруйте узлы, как показано на рис. 15.6, и сохраните проект. Для моделирования используйте вариацию dc sweep с именем Bjti1 с внутренним циклом вариации по току источника I_ВВ в линейном диапазоне от 0 до 100 мкА и с шагом в 1 мкА. На рис. 15.7 показана вкладка для установки опций этой вариации. В качестве параметра внешнего цикла вариации выбирается напряжение источника V_CC от 0 до 10 В с шагом в 2 В (рис. 15.8). Выполните моделирование и в Probe установите в качестве переменной по оси X напряжение на узле 1 (напряжение на базе) V(Rs:I). График I(BB) отображает ток базы. Все кривые этого семейства, кроме первой (при V_CE=0), сливаются в одну (рис. 15.9). Выходной файл показан на рис. 15.10 для сравнения с предыдущим выходным файлом.

Рис. 15.6. Цепи смещения для биполярного транзистора 

Рис. 15.7. Установка опций при снятии входных характеристик

Рис. 15.8. Установка опций для внешнего цикла вариации

Рис. 15.9. Входные характеристики биполярного транзистора

**** 09/27/99 14:13:33 *********** Evaluation PSpice (Nov 1998) **************

** circuit file for profile: Bjt1

*Libraries:

* Local Libraries :

* From [PSPICE NETLIST] section of pspiceev.ini file:

.lib nom.lib

*Analysis directives:

.DC LIN V VCC 0 10V 0.05V

+ LIN I_IB 5uA 25uA 5uA

.PROBE

*Netlist File:

.INC "bjtchar-SCHEMATIC1.net" *Alias File:

**** INCLUDING bjtchar-SCHEMATIC1.net ****

* source BJTCHAR

V_VCC 4 0 10V

R_RC  4 3 0.01

R_RB  1 2 0.01

I_IB  0 1 DC 25uA

Q_Q1  3 2 0 Q2N3904

**** INCLUDING bjtchar-SCHEMATIC1.als ****

.ALIASES

V VCC VCC(+=4 -=0 )

R_RC  RC(1=4 2=3 )

R_RB  RB(1=1 2=2 )

I_IB  IB(+=0 -=1 )

Q_Q1  Q1(c=3 b=2 e=0 )

_     _(1=1)

_     _(2=2)

_     _(4=4)

_     _(3=3)

.ENDALIASES

.END

**** BJT MODEL PARAMETERS

   Q2N3904

   NPN

IS 6.734000E-15

BF 416.4

Рис. 15.10. Выходной файл для выходных характеристик биполярного транзистора

Изучение схем с общим эмиттером на биполярных транзисторах