PIC-микроконтроллеры. Все, что вам необходимо знать

• Если на вход S подать 1, то выход Q¯ переключится в 0. На обоих входах верхнего элемента появится 0, что приведет к появлению 1 на выходе Q. Если теперь на входе S снова появится 0, то нижний элемент останется в 0 (поскольку на входе обратной связи с вывода Q присутствует 1) и состояние выхода верхнего элемента также не изменится. Таким образом, триггер устанавливается при подаче положительного импульса на вход S.

• Если на вход R подать 1, то выход Q переключится в 0. На обоих входах нижнего элемента появится 0, что приведет к появлению 1 на выходе Q¯. Если теперь на входе R снова появится 0, то верхний элемент останется в 0 (поскольку на входе обратной связи с вывода Q¯ присутствует 1) и состояние выхода нижнего элемента также не изменится. Таким образом, триггер сбрасывается при подаче положительного импульса на вход R.

При нормальном функционировании (предполагается, что оба входа не могут быть активными в один и тот же момент времени[35] оба выхода дополняют друг друга, что отражено на условном графическом изображении триггера (Рис. 2.14, б).

Рис. 2.14.RS-триггер

Существует много различных реализаций бистабильных ячеек. Например, замена элементов ИЛИ-HE на элементы И-НЕ приведет к образованию -триггера, в котором активным входным сигналом является лог. 0. В схеме, приведенной на Рис. 2.15, такой триггер используется для подавления дребезга контактов механического переключателя. Переключатели часто используются для управления входами логических схем. Однако большинство металлических контактов не могут замыкаться мгновенно, и при нажатии происходит их многократное размыкание/замыкание в течение нескольких десятков миллисекунд. То есть при использовании механического ключа, скажем, для прерывания работы компьютера/микроконтроллера результат будет совершенно непредсказуем.

В схеме на Рис. 2.15 установка триггера происходит при переводе ключа в верхнее положение. При размыкании контактов состояние триггера не меняется, благодаря чему пульсации на выходе схемы отсутствуют. При переводе ключа в нижнее положение схема работает аналогичным образом, только триггер при этом сбрасывается.

Рис. 2.15.Использование RS-триггера для подавления дребезга контактов

Дальнейшим развитием RS-триггера является D-защелка. В этом элементе выходной сигнал (Q) повторяет входной (D), если на входе управления С присутствует активный уровень (в данном случае — ВЫСОКИЙ), и сохраняет предыдущее значение при неактивном уровне на входе управления. Таким образом, D-защелку можно рассматривать как 1-битную ячейку памяти, запоминающую значение, которое присутствует на ее входе на момент завершения импульса управления.

На Рис. 2.16, б взаимное влияние входов D и С обозначается символами «С1» и «1D». Префикс «1» у D указывает на то, что этот вход зависит от любого сигнала, в обозначении которого имеется суффикс «1», в данном случае — от входа С. То есть фиксация значения 1D происходит по сигналу С1.

Триггер тоже представляет собой 1-битную ячейку памяти, однако в нем данные передаются на выход только по активному фронту сигнала на управляющем (тактовом) входе. D-триггер, таблица истинности которого приведена на Рис. 2.16, в, переключается по нарастающему фронту (в таблице истинности это обозначается символом «»), однако часто встречаются и триггеры, переключающиеся по спадающему фронту. Импульсный вход на условном обозначении триггера по стандарту ANSI/IEC обозначается символом >, как показано на Рис. 2.16, г.

Рис. 2.16.D-защелка и D-триггер

Микросхема малой степени интеграции 74LS74[36], показанная на Рис. 2.17, содержит два D-триггера. Каждый триггер имеет входы сброса R¯ и установки S¯, которые являются асинхронными, т. е. их функционирование не зависит от тактового сигнала. Среди микросхем средней степени интеграции встречаются наборы из 4, 6 и даже 8 триггеров, имеющих общий тактовый вход.

Рис. 2.17.Микросхема сдвоенного D-триггера 74LS74 (К555ТМ2)

Микросхема 74LS377[37], показанная на Рис. 2.18, состоит из восьми D-триггеров, тактируемых одним сигналом С, который, в свою очередь, управляется сигналом G¯. То есть 8 бит данных 8D…., 1D защелкиваются по нарастающему фронту на входе С при НИЗКОМ уровне на входе G¯. На условном обозначении микросхемы по стандарту ANSI/IEC, приведенном на Рис. 2.18, б, эта зависимость обозначена как G1 —> 1С2 —> 2D, т. е. вход G¯ разрешает работу тактового входа С, который, в свою очередь, воздействует на входы данных.

Рис. 2.18. Микросхема 8-битного параллельного регистра 74LS377 (К555ИР27)