В данном выражении учитывается тот факт, что выходные напряжения на каждом из выводов будут отличаться, поскольку через эти выводы протекают токи разной величины. Для моделей в маленьких корпусах PDIS составляет 800 мВт, а для моделей в 40-выводных корпусах — 1 Вт. В любом случае максимальный ток, отбираемый выводом VDD, не должен превышать 250 мА, а через вывод VSS не должен вытекать ток более 300 мА. В действительности эквивалентное сопротивление R2 имеет нелинейный характер и изменяется достаточно сложным образом (см. Рис. 11.13). То есть изменение напряжения VOH не прямо пропорционально току. В документации приводятся графики этой зависимости напряжения от тока (см., например, Рис. 11.13 и Рис. 11.17). Однако в наихудшем варианте при больших значениях токов можно считать, что напряжение VOH падает до нуля, a VOL возрастает до напряжения питания VDD. В этом случае разница между током IDD и суммарным током ΣIOH, потребляемым ЦПУ и другими периферийными модулями, будет минимальной и ей можно будет пренебречь. Тогда суммарная рассеиваемая мощность будет определяться выражением
ΣIOH.
Структурная схема, приведенная на Рис. 11.3, представляет собой типовую схему одной линии параллельного порта ввода/вывода. Отдельные порты (в частности, порты А и Е) могут иметь другую структуру, что кардинальным образом влияет на их электрические характеристики. В большинстве портов буферы TRIS построены по схеме, приведенной на Рис. 11.7,
• Когда в триггере TRIS записана 1, на выходе нижнего элемента И присутствует лог. О, а на выходе верхнего элемента ИЛИ — лог. 1. В этом случае оба транзистора закрыты, и выход триггера отключен от вывода микроконтроллера. При этом вывод порта работает как вход.
• Когда в триггере TRIS записан 0, инвертированное значение с выхода триггера данных подается на затворы обоих транзисторов. Если на выходе триггера данных присутствует НИЗКИЙ уровень, то
Для примера представим, что нам необходимо управлять электромагнитным реле, для включения которого требуется ток 200 мА и напряжение 12 В. При работе с такими большими напряжениями и токами мы должны использовать внешние буферы. На Рис. 11.7,
Выходной каскад линии RA4/GP3, схема которого приведена на Рис. 11.7,
• Когда в триггере TRIS записана 1 (состояние по умолчанию), то на выходе элемента И присутствует НИЗКИЙ уровень, транзистор закрыт, а выход микроконтроллера находится в состоянии с высоким входным сопротивлением. При этом вывод RA4/GP3 работает как вход.
• Когда в триггере TRIS записан 0, то, при наличии лог. 0 в триггере данных, выходной транзистор находится в открытом состоянии, формируя на выходе микроконтроллера НИЗКИЙ уровень. Когда же в триггере данных находится лог. 1, транзистор закрыт и выход микроконтроллера «висит» в воздухе.
Рис. 11.7.
Выход с открытым стоком не может быть источником тока — необходимо либо подключить саму нагрузку между выходом и шиной питания, либо использовать в качестве нагрузки внешний подтягивающий резистор. В частности, второй вариант изображен на Рис. 11.7,
Если вывод RA4 используется в качестве входа Таймера 0, то он обычно конфигурируется как вход. Если он будет сконфигурирован как выход, то в соответствующий бит порта необходимо записать лог. 1, которая будет удерживать выходной транзистор в закрытом состоянии и предотвратит его воздействие на вход внешнего тактового сигнала таймера.