Как превратить персональный компьютер в измерительный комплекс

Логическое управляющее устройство со встроенным тактовым генератором управляет работой схемы преобразования, функционирующей по принципу последовательного приближения. Этот принцип состоит в постепенном пошаговом накоплении в промежуточном регистре данных двоичного кодового слова, соответствующего соотношению входного аналогового напряжения (разности между уровнями напряжения на дифференциальных входах ANALOG+IN и ANALOG-IN) и опорного напряжения (разности между уровнями напряжения на дифференциальных входах REF+ и REF-).

Цикл преобразования начинается с фиксации уровня входного аналогового напряжения в устройстве выборки-хранения, а затем преобразователь начинает формировать содержимое регистра. Процесс накопления кодового слова занимает некоторое время, называемое временем преобразования.

На практике как минимум один из выводов ANALOG-IN или REF- технологически соединен с общим проводом (GND), вследствие чего лишь некоторые модели последовательных АЦП могут работать по схеме с дифференциальным входом.

По окончании процесса преобразования селектор данных, расположенный перед выходным каскадом, начинает последовательно выбирать биты информации, содержащиеся в регистре данных, и затем также последовательно подает их на выход DATA OUT. Частота выборки и формирования выходных импульсов определяется внешним тактовым сигналом I/O CLOCK.

Для правильного функционирования АЦП необходимо наличие некоторой внешней управляющей системы, которая должна формировать последовательности синхронизирующих сигналов.

В большинстве случаев аналого-цифровое преобразование начинается в момент подачи соответствующего сигнала на вывод /CS (выбор кристалла). Само по себе преобразование выполняется за несколько десятков микросекунд. После этого необходимо подать нужное количество тактовых импульсов на вывод I/O CLOCK, чтобы вывести результат преобразования через вывод DATA OUT. Хотя величина тактовой частоты вывода данных для некоторых моделей имеет ограничение снизу (например, 100 кГц), она все-таки намного ниже, чем внутренняя тактовая частота преобразования. В большинстве случаев скорость последовательного вывода информации зависит только от скорости, с которой управляющая система может обрабатывать поступающие биты данных.

Работа схемы АЦП последовательного приближения (рис. 2.2) заслуживает более подробного описания, так как именно благодаря ей появился этот тип компонентов.

Рис 2.2.Функциональная схема АЦП последовательного приближения с коммутируемой матрицей конденсаторов

Основой функциональной схемы является коммутируемая матрица конденсаторов. Значение каждого бита данных определяется пороговым детектором в зависимости от величины заряда каждого из весовых конденсаторов, составляющих матрицу АЦП. Рис. 2.2 соответствует десятиразрядному АЦП. По рисунку видно, что число конденсаторов, содержащихся в матрице, должно быть на единицу больше, чем число разрядов. Относительный вес каждой цепи матрицы конденсаторов определяется в соответствии с последовательностью степеней числа два, т. е. от 1 до 512 для десятиразрядного АЦП.

В начале цикла преобразования логическое управляющее устройство замыкает все ключи S_T и S_c, вследствие чего все конденсаторы одновременно заряжаются до уровня входного напряжения V_i(режим выборки). Затем все ключи размыкаются (режим хранения), и пороговый детектор начинает формировать биты данных, сравнивая напряжение REF- с напряжениями на каждом из конденсаторов матрицы.

Первым обрабатывается напряжение на конденсаторе, установленном в цепи матрицы с максимальным весом (в данном случае — вес 512). Для этого узел 512 подключается к источнику напряжения REF+, а все остальные узлы подключаются к REF-. Если напряжение в суммирующей точке больше порога срабатывания детектора, примерно равного VCC/2, то бит данных устанавливается в нулевое состояние, а узел 512 подключается к источнику напряжения REF-. В противном случае, если напряжение в суммирующей точке меньше порога, бит данных устанавливается в единичное состояние, а узел 512 подключается к источнику REF+ до завершения процесса преобразования. Та же последовательность операций повторяется для цепи с весом 256, потом с весом 128 — и так до тех пор, пока не будет определено значение каждого разряда регистр» данных.