При наличии на входе триггера Шмидта отрицательного импульса, он будет продублирован на выходе (вывод
Этот импульс подается на входы всех элементов DD2.3—DD5.3 и блокирует прохождение сигналов с выхода счетчика DD3 на все время счета. Только после того, как на выходе счетчика установится окончательное значение переданной команды, откроется путь для ее прохождения к исполнительным устройствам.
Команды с номерами 6–9 являются командами с памятью. Они вызывают срабатывание триггеров DD7.1—DD8.2, в результате исполнительные устройства, подключенные к их выходам, остаются включенными до повторного нажатия на соответствующую кнопку. Таким образом, любые из последних четырех команд могут исполняться одновременно.
При поступлении продолжительного (длительность 0,6 с) импульса общего сброса в течение 0,1 с, логическая единица поступит и на вывод
Цепь задержки R3, СЗ служит для исключения ложных срабатываний устройства сброса. Никакой настройки дешифратор не требует. Для обеспечения стабильности длительности импульса ждущего мультивибратора конденсатор С2 необходимо применить пленочного типа, например К73-17. Устройство питается от любого источника, напряжением 5—12 В.
Детали и конструкция
Печатная плата приведена на рис. 6.5. Она выполняется из одностороннего стеклотекстолита. Со стороны деталей, перед их впаиванием, устанавливаются перемычки П1—П13. Конденсатор С4, отсутствующий на принципиальной схеме, на плату установить желательно. Его величина должна быть 0,1–0,33 мкФ. Выходы дешифратора обозначены на плате цифрами 1–9. Количество команд, исполнение которых производится с запоминанием и без запоминания, можно произвольно изменять, добавляя или исключая инверторы и триггеры в соответствующих цепях. Плату при этом придется корректировать.
Рис. 6.5.
6.1.3. Дешифратор кодово-импульсных команд
Дешифратор, принципиальная схема которого приведена на рис. 6.6, предназначен для совместной работы с шифратором из
Рис. 6.6.
Сигнал с выхода приемника, имеющий вид, изображенный на рис. 6.7,
Выделенные тактовые импульсы подаются на схему формирования импульсов записи, реализованную на элементах VD2, С5, R5, DD1.4. Выходной сигнал этого узла приведен на рис. 6.7,
Рис. 6.7.
Этими перепадами, поступающими на вход записи сдвигающего регистра DD2, производится последовательная запись информации с входа «D» микросхемы, куда подан сигнал с выхода приемника (рис. 6.7,
Часть схемы, реализованная на элементах DD1.2 и DD3, обеспечивает формирование импульса разрешения считывания команды (рис. 6.7,
Если в пришедшей кодовой посылке в младшем разряде записана единица, то схема формирования импульсов записи вырабатывает один лишний импульс. Чтобы не происходило сдвига декодируемого числа на один лишний такт, прохождение пятого импульса записи на вход регистра блокируется схемой монтажного «И», собранной на элементах VD3, VD4, R6. Сигнал управления блокировкой формируется на выводе
Если предполагается использовать команды с запоминанием, то входы сброса «R» триггеров DD7, DD8 необходимо соединить с корпусом.