OrCAD PSpice. Анализ электрических цепей

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U2A anda(3,2) DPWR DGND

+ J3 J1 J2 K3 K1 K2 J K

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U3 jkff(1) DPWR DGND

+ PREBAR CLRBAR CLKBAR J K Q QBAR

+ D_7 0 IQ_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

7473 два JK-триггера с очисткой

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7473 CLK CLRBAR J K (

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

UIBUF bufa(3) DPWR DGND

+ CLRBAR J K CLRBAR_BUF J_BUF K_BUF

+ D0_GATE IO_STD IO_LEVEL={IO_LEVEL}

U2BUF buf DPWR DGND

+ CLK CLK_BUF

+ D_73_4 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

U1 inva(3) DPWR DGND

+ CLKJBUF J_BUF K_BUF CLKBAR JB KB

+ D0_GATE IO_STD

U2A ao(3, 2) DPWR DGND

+ J_BUF QBAR_BUFD K_BUF J_BUF KB $D_HI W1

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

U2B ao(3,2) DPWR DGND

+ J_BUF K_BUF Q_BUFD $D_HI JB K_BUF W2

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

U3 srff(1) DPWR DGND

+ $D_HI CLRBAR_BUF CLK_BUF W1 W2 Y YB

+ D_73_1 IO_STD MNTYMXDLY={MNTYMXDLY}

U4 srff(1) DPWR DGND

$D_HI CLRBAR_BUF CLKBAR Y YB QBUF QBAR_BUF

+ D_73_2 IC_STD MNTYMXDLY={MNTYMXDLY}

UOBUF bufa (2) DPWR DGND

+ QBUF QBAR_BUF Q QBAR

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

UBUF bufa(2) DPWR DGND

+ QBUF QBAR_BUF Q_BUFD QBAR_BUFD

+ D_73_3 IO_STD MNTYMXDLY={MNTYMXDLY}

.ends

7474 два запускаемых фронтом D-триггера с предустановкой и очисткой

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7474 1CLRBAR ID 1CLK 1PREBAR 1Q 1QBAR

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

UFF1 dff(1) DPWR DGND

+ 1PREBAR 1CLRBAR 1CLK ID 1Q 1QBAR

+ D_7 4 IO_STD MNTYMXDLY={MNTYMXPLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_74 ueff (

+ twpclmn=30ns twclklmn=37ns

+ twclkhmn=30ns tsudclkmn=20ns

+ thdclkmn=5ns tppcqlhmx=25ns

+ tppcqhlmx=40ns tpclkqlhty=14ns

+ tpclkqlhmx=25ns tpclkqhlty=20ns + tpclkqhlmx=40ns

+ )

Модели ввода-вывода, цифровой источник питания, модели временных зависимостей и другие модели из библиотеки DIG_IO.LIB

Источник: Copyright 1989,1990, 1991, 1992 by MicroSim Corporation.

Параметры в этой образцовой библиотеке были получены из TTL Data Book, vol. 2, 1985, Texas Instruments, 1-21 to 1-28, 3-4 to 3-9 and 3-79 to 3-81.

Подсхемы AtoD и DtoA

Подсхемы этой библиотеки используются, чтобы преобразовать аналоговые сигналы в цифровые (AtoD — ANALOG to DIGITAL) и цифровые сигналы в аналоговые сигналы (DtoA - DIGITAL to ANALOG). Опция цифрового моделирования PSpice автоматически создает компоненты X, которые ссылаются на эти подсхемы каждый раз, когда необходимо преобразовать цифровой или аналоговый сигнал. Обычно вы не должны непосредственно использовать эти подсхемы. Однако если вам необходимо добавить новые подсхемы AtoD или DtoA, то порядок следования узлов и их параметры должны быть такими:

AtoD:

.subckt <имя> <аналоговый узел> <цифровой узел> <узел источника> <узел земли>

+ params: CAPACITANCE = 0

DtoA:

.subckt <имя> <цифровой узел> <аналоговый узел> <узел источника > <узел земли>