OrCAD PSpice. Анализ электрических цепей

U1 and(3) DPWR DGND

+ ABC Y

+ D_11 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_11 ugate (

+ tplhmx=27ns

+ tphlmx=19ns

+ )

7412 три 3-входовых положительных И-НЕ с открытым коллектором

Источник: TheTTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7412 А В С Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(3) DPWR DGND

+ ABC Y

+ D_12 IO_STD_OC MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_12 ugate (

+ tplhty=35ns tplhmx=45ns

+ tphlty=8ns tphlmx=15ns

+ )

7413 два 4-входовых положительных И-НЕ с триггерами Шмитта

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7413 А В С D Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand(4) DPWR DGND

+ А В С D Y

+ D_13 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_13 ugate (

+ tplhty=18ns tplhmx=27ns

+ tphlty=15ns tphlmx=22ns

+ )

Примечание: Эти приборы моделировались просто как схемы И-НЕ. Гистерезис моделировался в интерфейсе AtoD.

7414 шесть инверторов с триггерами Шмитта

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7414 A Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND +

params: MNTYMXDLY=0 IO_LEVEL=0

U1 inv DPWR DGND

+ A Y

+ D_14 IO_STD_ST MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_14 ugate (

+ tplhty=15ns tplhmx=22ns

+ tphlty=15ns tphlmx=22ns

+ )

Примечание: Эти приборы моделировались просто как инверторы. Гистерезис моделировался в интерфейсе AtoD.

7420 два 4-входовых положительных И-НЕ

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7420 А В С D Y

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nand (4) DPWR DGND

+ А В С D Y

+ D_2 0 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_20 ugate (

+ tplhty=12ns tplhmx=22ns

+ tphlty=8ns tphlmx=15ns

+ )

7427 три 3-входовых положительных ИЛИ-НЕ

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

.subckt 7427 А В С Y

+ optional DPWR=$G_DPWR DGND= $G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 nor(3) DPWR DGND

+ ABC Y

+ D_27 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

.model D_27 ugate (

+ tplhty=10ns tplhmx=15ns

+ tphlty=7ns tphlrax=11ns

+ )

7451И-ИЛИ с инверсным выходом

Источник: The TTL Data Book, Vol. 2, 1985, Texas Instruments.

subckt 7451 ABCDY

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY=0 IO_LEVEL=0

U1 aoi(2,2) DPWR DGND

+ А В С D Y

+ D_51 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}

.ends

7470 запускаемый фронтом JK-триггер с предустановкой, очисткой и схемой И на входе

Источник: The TTL Data Book, Vol. 2,1985, Texas Instruments.

.subckt 7470 CLK PREBAR CLRBAR J1 J2 JBAR K1 K2 KBAR Q QBAR

+ optional: DPWR=$G_DPWR DGND=$G_DGND

+ params: MNTYMXDLY= 0 IO_LEVEL=0

U1V inva(3) DPWR DGND

+ CLK JBAR KBAR CLKBAR J3 K3