OrCAD PSpice. Анализ электрических цепей

Чтобы проверить расчет, нам необходимо получить коэффициент усиления при разомкнутой обратной связи. Это означает, что резистор обратной связи R₂ должен быть удален из схемы, но так как узел 5 должен иметь два элемента, связанных с ним, включим между узлом 5 и «землей» типовой резистор нагрузки R_L=22 кОм (см. рис. 5.9):

Op Amp Model with 3-Frequency at 10 Hz for Open-Loop Gain

VS 2 0 AC 1mV

EG 3 0 2 1 1E5

E 6 0 4 0 1

RI1 3 4 1k

RO 6 5 50

RI 0 1 10k

RL 5 0 22k

RIN 1 2 1MEG

N 40 15.92uF

.AC DEC 4 0 1 1MEG

.PROBE

.END

Рис. 5.9. Использование модели на рис. 5.8 для получения АЧХ усилителя с обратной связью 

Выполните моделирование и получите в Probe график частотной характеристики выходного напряжения V(5), показанный на рис. 5.10. Как и было предсказано, выходное напряжение падает от v₀=100 В при f=1 Гц до v₀=70 В при f=10 Гц, частоте, при которой коэффициент усиления падает на 3 дБ. Она представляется символом f_c. Выходное напряжение около 100 В соответствует коэффициенту усиления при разомкнутой обратной связи A₀=100000.

Рис. 5.10. АЧХ усилителя без обратной связи

Рис. 5.11. Характеристика Боде для схемы на рис. 5.9 

Для анализа другой особенности модели ОУ, удалите график V(5) и постройте график зависимости

20·lg(V(5)/V(2)).

Из этого графика (рис. 5.11) ясно видно, что спад частотной характеристики составляет 20 дБ/дек. Возвратитесь входному файлу и добавьте следующую строку для введения в схему резистора R₂:

R2 5 1 240k

При этом получается практическая схема с выходным напряжением, ограниченным приемлемым значением. В Probe получается график v₀ со среднечастотным значением, близким к 25 мВ. Получите график Боде для отношения выходного напряжения к входному, как вы уже делали для схемы без обратной связи. Результаты показаны на рис. 5.12.

Рис. 5.12. График Боде для усилителя с обратной связью

Убедитесь, что коэффициент усиления на средних частотах равен А_mid=27,96 дБ и снижается на 3 дБ при f=39,3 кГц. Чтобы проверить правильность этих значений, вспомните, что коэффициент усиления равен единице при частоте f_t=A₀·f_c. В модели задано типичное значение частоты f_t=1 МГц. При этом также принимается, что f_с=10 Гц, что дает A₀=1Е5. Значение f_c установлено при R_i1=1 кОм и С=15,92 мкФ.

Обратите внимание, что ширина полосы частот при замкнутой обратной связи CLBW=f_tβ, а

В нашем примере β=10/250=0,04 и f_tβ=40 кГц. Это приближенное значение находится в хорошем согласии с нашей моделью, которая дала f=39,33 кГц для частоты, при которой происходит снижение на 3 дБ. В качестве дальнейшего исследования модели измените значение резистора обратной связи на R₂=15 кОм, и снова проведите анализ. Убедитесь, что значение А_mid=7,959 дБ и f_3дБ=393,6 кГц. А какое значение для f_3дБ даст использование приближенной формулы и нового значения β?

Использование подсхем при моделировании операционных усилителей

Модель, которую мы использовали для ОУ в предыдущем примере, содержит достаточно много элементов, поэтому целесообразно оформить ее в виде подсхемы (subcircuit). При этом мы одновременно познакомимся с этим инструментом PSpice. Модель показана на рис. 5.13.

Рис. 5.13. Подсхема ОУ с обозначением узлов

Отметим, что узлы и элементы маркированы с использованием символов нижнего регистра. Это условие не обязательно, так как PSpice не учитывает регистра. То есть верхний и нижний регистры могут взаимозаменяться. Однако чтобы проще было идентифицировать подсхему и ее элементы, мы выбрали для меток узлов нижний регистр. Мы назначили номера и символы таким образом, чтобы не путать внутренние узлы подсхемы с внешними. Подсхема задается как независимая часть входного файла, но не является законченным входным файлом сама по себе. Команды описания подсхемы будут следующими: 

.subckt opamp m р v0

Eg а 0 р m 1e5

е c 0 b 0 1

rin m р 1meg

ri1 a b 1k

с b 0 15.92uf

ro1 с v0 5 0

.ends 

Описание любой подсхемы начинается с команды .subckt. Первым элементом списка является имя подсхемы, которое в данном случае записано как opamp. Оно сопровождается набором узлов, которые связывают подсхему с остальной частью входного файла. Вы можете думать о них как об узлах, доступных для внешней части схемы. В данном примере — это узлы т, р и v₀. Опорный узел всегда обозначается как 0, и его не обязательно включать в перечень узлов.