Частотный синтез на основе ФАПЧ. Обзор методов синтеза

Суммарный дробный коэффициент умножения N_S опорной частоты, образуемый коэффициентами N и N₁ оказывается равным отношению N₁/N, что составляет значения от 2/3 до 3/2. Это обеспечивает октавное, с некоторым запасом, перекрытие частоты сигнала. Названный запас расширяет возможности для выбора удачной комбинации коэффициентов N и N₁. На схеме также показан прескалер с коэффициентом N₂, который может потребоваться для трансформации сигнала вверх по частоте.

В реальном синтезаторе Frac-N-Syn опорная частота может быть выбрана равной, например, Fr=1,6 ГГц. Тогда частоты тактирования ЦАП (опорная и сигнальная) окажутся в диапазоне примерно от 533 до 800 МГц. Чтобы получить частоту сигнала порядка 10 ГГц, надо включить в петлю ФАПЧ прескалер с коэффициентом N₂, чтобы суммарный коэффициент деления в сигнальном тракте был порядка 12. В итоге, с учётом данных об уровне помех, приведенных в Табл. 5 для реального 12-разрядного ЦАП, получим уровень дискретных, негармонических помех на выходе синтезатора, не превышающий -102 +10 (пересчёт через крутизну ФД) +22 (умножение в 12 раз) = -70 дБн, что является неплохим результатом для такой простой структуры синтезатора.

Данный вариант компенсации помех дробности выгодно отличается от рассмотренных ранее схем тем, что отсутствуют аналоговые схемы в цепи компенсации, требующие высокой точности их взаимного сопряжения. Здесь же весь процесс происходит в цифровом виде, не имеющем, в принципе, погрешностей. Всё зависит только от точности стандартного ЦАП.

При этом, естественно, возникает аналогия с синтезатором на базе ФАПЧ, в котором в качестве дробного делителя частоты включен DDS [50]. Во-первых, DDS с такими малыми коэффициентами деления, как например N=3, практически неработоспособен, так как уровень помех дробности оказывается едва ли лучше, чем -30 дБн, и ещё на 10 дБ хуже, если привести частоту сигнала вверх, скажем, всего лишь к значению, близкому к опорной частоте. Во-вторых, использование больших значений коэффициента N в DDS приводит, при желании поднять частоту сигнала до значения порядка опорной частоты, к такому же большому коэффициенту умножения как помех дробности, так и шумов, приведенных ко входу фазового детектора. Соответственно ухудшаются соотношения сигнал/спуры и сигнал/шум. В-третьих, схема значительно проще, чем DDS.

Если же сравнивать Frac-N-Syn со структурой Fractional-N PLL, то он имеет следующие преимущества. Во-первых, из-за отсутствия дельта-сигма модуляции (DSM) нет нужды сужать полосу петли ФАПЧ, чтобы избавиться от модуляционных компонентов в спектре сигнала, и потому полоса пропускания петли может быть расширена, а следовательно, повышена скорость переключения частоты. Во-вторых, использование малых значений коэффициентов деления в петле способствует значительному снижению шумов в спектре сигнала.

.В итоге, рассмотренная схема имеет неплохую перспективу быть воплощённой в интегральную микросхему, чтобы успешно заменить DDS в некоторых областях его использования. Описанная схема может быть также реализована на базе ПЛИС и стандартного ЦАП.

3.8. Упрощённая схема синтезатора типа DDS

Как упоминалось выше, синтезатор типа DDS может использоваться в сложных схемах в виде блока для формирования мелкой сетки частот. Функциональное ядро традиционного DDS состоит из аккумулятора фазы, синусоидальной таблицы (LookUp Table – LUT) и цифроаналогового преобразователя. Возможное упрощение структуры DDS состоит в исключении из неё таблицы LUT. Суть заключается в том, что в цифровом виде формируется не ступенчато-синусоидальная, а ступенчато-треугольная функция, которая далее, как и в оригинале, преобразовывается ЦАП в ступенчатый аналоговый сигнал, сглаживаемый на выходе фильтром нижних частот.

Схема такого варианта DDS [51, 52] показана на рис.25.

Рис.25. Упрощённая схема DDS

Работа схемы поясняется с помощью временных диаграмм, приведенных на рис.26.

Рис.26. Временные диаграммы, поясняющие работу схемы на рис.25

Аккумулятор, под действием импульсов опорной частоты Fr, формирует цифровую ступенчато-пилообразную функцию, представленную диаграммой A. В приведенном упрощённом примере аккумулятор двоичный трёхразрядный (q=3), то есть его ёмкость Q равна Q=8. Величина ступеней формируемой функции равна величине управляющего кода R на входе аккумулятора, выбранной здесь равной R=3. С выхода аккумулятора ступенчатый процесс поступает на преобразователь его в дополнительный или инверсный код, а с него преобразованный код приходит на один из входов многоразрядного мультиплексора. Другой вход мультиплексора подключен к выходу аккумулятора. Мультиплексор чередует поступающие на него цифровые процессы с помощью счётного триггера, который срабатывает от импульсов переполнения аккумулятора (диаграмма B).